Обозначение


Описание

При установленном бите CF производится достижение заданного значения x путём интегрирования "вверх" или "вниз" с заданным темпом (RU или RD соответственно), если текущее значение выхода Y меньше x или больше соответственно. В случае, если CF=0, то можно производить интегрирование от LL до LU или от LU до LL с заданным темпом (RU или RD) соотвественно устанавливая биты CU или CD. Установка бита S позволяет остановить интегратор и получить на выходе значение равное входу SV.

Замечание

Для адекватной работы данного блока, необходимо размещать его только в таймере.

Назначение входов и выходов

x - заданное значение (конечное задание);
LU - верхний предел интегрирования (выхода задатчика);
LL - нижний предел интегрирования (выхода задатчика);
SV - значение балансировки интегратора задатчика;
RU - темп изменения текущего задания при ВОЗРАСТАНИИ (интегрирование от LL до LU), [параметр/секунду];
RD - темп изменения текущего задания при УБЫВАНИИ (интегрирование от LU до LL) [параметр/секунду];
CU - внешняя команда "Прибавить" (включение интегрирования "вверх");
CD - внешняя команда "Убавить" (включение интегрирования "вниз");
CF - бит включения задатчика (разрешение функции следования текущего задания за конечным);
S - бит включения балансировки;
Y - текущее значение на выходе задатчика (текущее задание);
YA - приращение текущего задания Y за таймерный цикл;
QE - бит индикации достижения x (текущее задание равно конечному (Y = X));
QU - бит индикации достижения LU (достигнут верхний предел выхода задатчика);
QL - бит индикации достижения LL (достигнут нижний предел выхода задатчика).

Инициализация

Y=YA=0
QE=QU=QL=0